

⑨ 日本国特許庁 (JP) ⑩ 特許出願公開  
 ⑪ 公開特許公報 (A) 平2-19008

⑫ Int. Cl.<sup>5</sup>  
 H 03 F 3/195  
 3/60

識別記号 庁内整理番号  
 6751-5 J  
 6751-5 J

⑬ 公開 平成2年(1990)1月23日

審査請求 未請求 請求項の数 1 (全4頁)

⑭ 発明の名称 マイクロ波トランジスタ

⑮ 特願 昭63-169605  
 ⑯ 出願 昭63(1988)7月7日

⑰ 発明者 森 哲郎 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所内  
 ⑱ 発明者 山内 真英 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所内  
 ⑲ 発明者 門脇 好伸 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所内  
 ⑳ 出願人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号  
 ㉑ 代理人 弁理士 大岩 増雄 外2名

明細書

1. 発明の名称

マイクロ波トランジスタ

2. 特許請求の範囲

1つのチップに、2つ以上のマイクロ波トランジスタを形成し、チップの片側に1つのトランジスタの入力電極と他のもう1つのトランジスタの出力電極を交互に配置したことを特徴とするマイクロ波トランジスタ。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、マイクロ波帯で動作するトランジスタのチップパターンに関するものである。

[従来の技術]

第4図は、従来のマイクロ波帯で動作するガリウム酸素メタルセミコンダクタ電界効果トランジスタ(以下 GaAs MESFET と称す)チップのパターン図、第5図は従来の GaAs MESFET を用いたマイクロ波2段増幅器の一例を示すパターン図である(バイアス回路パターンを省略してある)。

図において、(1)は GaAs 半導体で構成される GaAs MESFET チップ本体、(2)はゲート電極、(3)はドレイン電極、(4)はソース電極、(5)はソース電極(4)を裏面のアース電極に接続するためのスルーホール、(6)は入力整合回路、(7)は段間の整合回路、(8)は出力整合回路、(9)は1段目の GaAs MESFET のドレイン電極と2段目の GaAs PET のゲート電極の各々に印加されるバイアス電圧を分離する DC カットコンデンサ、(10)は金ワイヤ、(11)は GaAs MESFET 本体(1)及び入力整合回路(6)、段間整合回路(7)、出力整合回路(8)を接地するための接地基板である。なお、入力整合回路(6)、段間整合回路(7)、出力整合回路(8)はアルミニナセラミック基板等の誘電体基板上に、金等の導体をバーニングしたものである。

次に動作について説明する。

第4図で示される GaAs MESFET チップ本体(1)では、ドレイン電極(3)とソース電極(4)との間に電流が流れ、ショットキバリア接合のゲート電極(2)による空乏層で、この電流がコントロールされる

ので増幅作用が得られる。

ただし、第4図で示されるGaAs MESFETでマイクロ波帯の増幅器を構成する場合、入力信号が、GaAs MESFETで反射されずに効率よく増幅するためには整合回路が必要で、第5図に示すごとく入力整合回路⑥1、段間整合回路⑥2、出力整合回路⑥3を設ける。

#### [発明が解決しようとする課題]

従来のマイクロ波帯で動作するGaAs MESFETの利得は比較的小さいので、多くのGaAs MESFETを継続接続して用いているが、各々のGaAs MESFETの入力部に整合回路が必要であるので、上記増幅器の形状が大きくなるという欠点があつた。また、整合回路をパターニングした誘電体基板を多く用いるので、組立が複雑になり、かつ高価になるという問題点があつた。

この発明は、上記のような問題点を解消するためになされたもので、小型で組立が容易、かつ安価なマイクロ波増幅器を構成できるマイクロ波トランジスタを得ることを目的とする。

図はこの発明のGaAs MESFETチップ本体であり、GaAs MESFETチップ本体には第1図の点線で囲んである2つのGaAs MESFETすなわち、PET-A 03とPET-B 04が構成されている。また、GaAs MESFETチップ本体の各同じ側の端面には、PET-A 03のゲート電極(2A)とPET-B 04のドレイン電極(3B)、及びPET-B 04のゲート電極(2B)とPET-A 03のドレイン電極(3A)が配置されている。図は入出力整合回路であり、PET-A 03の入力整合回路⑥1とPET-B 04の出力整合回路⑥3が同一基板にパターニングされている。図はインダクタンス、図はコンデンサである。

次に動作について説明する。

第2図で示したマイクロ波増幅器は、従来例の第5図で示したマイクロ波増幅器と全く同じ構成(2つのGaAs MESFETと入出力整合回路パターン及び段間整合回路パターン)となつてゐるので、従来と同一の原理でマイクロ波信号を増幅することができる。ただし、この発明のGaAs MESFETを用いたマイクロ波増幅器では、

#### [課題を解決するための手段]

この発明に係るマイクロ波トランジスタは、1つのチップに2つのトランジスタが構成され、1つのトランジスタの入力電極と他のトランジスタの出力電極がチップの同じ片側に配置されたものである。

#### [作用]

この発明におけるマイクロ波トランジスタでは、1つのトランジスタの入力電極と別のトランジスタの出力電極がチップの同じ片側に配置されているので、多段増幅器の入出力整合回路及び段間の整合回路が2つの基板で構成できる。

#### [実施例]

以下、この発明の一実施例を図について説明する。第1図はマイクロ波帯で動作するGaAs MESFETチップのパターン図、第2図は第1図のGaAs MESFETチップを用いたマイクロ波増幅器の他の実施例を示すパターン図である。図において、(1)、(4)～(6)は第4図及び第5図の従来例に示したものと同様であるので説明の重複を避ける。

1. 入出力整合回路図のパターンが1つの基板上で構成できる。
2. 1つのGaAs MESFETチップ本体間に2つのMESFETすなわちPET-A 03及びPET-B 04が構成されているので、アセンブリが容易でかつ増幅器が小型化できる。

という利点がある。

第3図において、PET-B 04のドレイン電極(3B)からPET-A 03のゲート電極(2A)への帰還回路を構成しており、図はインダクタ、図はキャパシタである。帰還回路を付けることで、増幅器の利得の平坦性の改善及び増幅帯域の拡大が可能であるが、この発明のGaAs MESFETを用いることで、整合回路基板を新たに追加することなく、パターンを変更することで帰還型マイクロ波増幅器が構成できる。

なお、上記実施例では、マイクロ波トランジスタとしてGaAs MESFETの場合について説明したが、バイポーラ接合型トランジスタでもよい。また、上記実施例では、2段トランジスタ増幅器に

特開平2-19008(3)

について説明したが、3段、4段等の多段トランジスタ増幅器においても、1つのチップの同じ片側にゲート電極及びドレイン電極を交互にそれぞれ3個及び4個並べることで同様の効果がある。

## 〔発明の効果〕

以上のようにこの発明によれば、1つのチップIC 2つのトランジスタを構成し、チップの同じ片側IC 1つのトランジスタの入力電極と、他のトランジスタの出力電極とを配置したので、小型で組立の容易なマイクロ波増幅器が得られる効果がある。

## 4. 図面の簡単な説明


第1図は、この発明の一実施例によるGaAs MESFETチップのパターン図、第2図はこの発明のGaAs MESFETを用いたマイクロ波増幅器の一実施例のパターン図、第3図はこの発明のGaAs MESFETを用いたマイクロ波増幅器の他の実施例のパターン図、第4図は従来のGaAs MESFETチップのパターン図、第5図は従来のGaAs MESFETを用いたマイクロ波増幅器の一例を示すパターン図

である。


図において、(2a)(2b)はゲート電極、(3a)(3b)はドレイン電極、(4)はソース電極、(5)はスルーホール、(6)は入力整合回路、(7)は段間整合回路、(8)は出力整合回路、(9)はDCカットコンデンサ、(10)は金ワイヤ、(11)は接地基板、(12)はGaAs MESFETチップ本体、(13)はPET-A、(14)はPET-B、(15)は入出力整合回路、(16)はインダクタ、(17)はキャパシタである。

なお、図中、同一符号は同一、又は相当部分を示す。


代理人 大岩 増雄



第3図



第4図



第5図

